LATIHAN COMBINATIONAL CIRCUITS MSI & SEQUENTIAL CIRCUITS

DDAK 2022/2023

By: Heri Kurniawan (Rev: 03.8-Mar-2023)

1. Tentukan fungsi SOP dan POS optimum, jika input data multiplexer adalah sebagai berikut:



2. Isi input data pada multiplexer jika F (A,B,C)=(B'+C') (A+C)



3. Tentukan perbedaan decoder, encoder, multiplexer dan demultiplexer!

4. Dengan 4 bit input, tentukan minterms dari decoder b dan c pada 7 segment display



5. Berdasarkan nomor 4, bangun circuit dengan menghubungkan input 4 bit ke decoder b dan c dan output bit ke 7 Segment Display.

6. Jika terdapat Multiplexer 2:1 dan 4:1, sebutkan beberapa cara untuk membangun 8:1 Multiplexer dari salah satu atau kedua Multiplexer tersebut

7. Jika terdapat Decoder (dengan Enable) 1x2 dan 2x4, sebutkan beberapa cara untuk membangun 4x16 Decoder dari salah satu atau kedua decoder tersebut

8. Tentukan output **Sum** dan **C-out**, berdasarkan diagram circuit dibawah ini



XY	Sum	C-out
10		
11		

9. Apakah fungsi POS optimum dari circuit berikut:



10. Apa perbedaan Combinational Circuit dengan Sequential Circuit?

11. Apa perbedaan Latch dengan Flip Flop?

12. Isilah kolom Q dan Q' dengan 0 atau 1 pada *active-high input S-R Latch*

Time	S	R	Q	Q'
0	0	1		
1	0	0		
2	1	0		

13. Isilah kolom Q dan Q' dengan 0 atau 1 pada *active-low input S-R Latch*

Time	S	R	Q	Q'
0	0	1		
1	0	0		
2	1	0		

14. Isilah kolom Q dan Q' dengan 0 atau 1 pada *active-high input D Latch*

Time	D	Q	Q'
0	0		
1	1		
2	0		

15. Isilah kolom Q dan Q' dengan 0 atau 1 pada *S-R Flip Flop*

Time	S	R	Q	Q'
0	0	1		
1	0	0		
2	1	0		

16. Isilah kolom Q dan Q' dengan 0 atau 1 pada *D Flip Flop*

Time	D	Q	Q'
0	0		
1	1		
2	0		

17. Isilah kolom Q dan Q' dengan 0 atau 1 pada *J-K Flip Flop*

Time	J	K	Q	Q'
0	0	1		
1	1	1		
2	0	0		
3	1	0		

18. Isilah kolom Q dan Q' dengan 0 atau 1 pada *T Flip Flop*. Asumsi nilai Q awal (sebelum Time 0) = 1

Time	T	Q	Q'
0	0		
1	1		
2	0		
3	1		

19. Gambar timing diagram untuk D dan T Flip-Flop. Asumsi nilai awal Q=0.



20. Ubahlah diagram *asynchronous input zero-enabled* (active-low PRE dan CLR) dibawah ini menjadi diagram *asynchronous input one-enabled* (active-high PRE dan CLR) dengan asumsi nilai awal Q adalah 1 dan kedua nilai J dan K adalah 1